Redigerer SPARC64 V (avsnitt)

==SPARC64 V==
SPARC64 V var en fire-veis superskalær mikroprosessor med ''out of order execution'', basert på mikroposessoren Fujitsu GS8900.<ref name=Fujitsu_aug2004>Fujitsu Limited: ''SPARC64 V Processor For UNIX Server'', august 2004</ref> Den bestod av to heltallsenheter og 2 desimaltallsenheter.

SPARC64 V hadde 128 KB nivå-1 data cache og 128 KB nivå-1 instruksjons cache integrert i brikken. Den integrerte data cache kommuniserte med prosessoren via en 256-bit buss; 128-bit av denne bussen ble brukt av data cachen til å skrive til nivå-2 cache.
Prosessoren hadde også en intern kontroller for ekstern nivå-2 cache, som kunne være 1 MB eller 2 MB.

Databussen mot minnet var 128-bit og opererte i 260 MHz. Den kunne kjøre i ''single-data rate'' (SDR) og gi en overføringshastighet på 4.16 GB/s, eller i ''double data rate'' (DDR) &ndash; tilsvarende 520 MHz, og  gi en overføringshastighet på 8.32 GB/s.

SPARC64 V hadde en 11-trinns ''pipe'' og hentet inntil åtte instruksjoner fra instruksjons-cachen av gangen i trinn 1, og plasserte dem i et instruksjonsbuffer med 48 innganger. I trinn 2 ble fire instruksjoner hentet fra bufferet, dekodet og overført til de rette reservestasjonene. SPARC64 V hadde seks reservestasjoner, to for heltalssenhetene (2x8 innganger), en for adressegeneratoren (8 innganger), to for desimaltallsenhetene (2x8 innganger) og en for ''branch'' instruksjoner. Reservestasjonene kunne ordne instruksjoner gjennom ''spekulativ utførelse'' og starte seks instruksjoner før prosessoren visste hvilke av disse som skulle utføres under et betinget hopp.

I trinn 7 ble register-filene lest, åtte register-vinduer for heltallsenhetene og egne registre for desimaltallsenhetene. I trinn 9 ble utførelsen av instruksjonene innledet. SPARC64 V hadde seks utførende enheter: To for heltall, to for lesing og skriving, og to for desimaltall.<ref name=Kevin_Krewell/> De to heltallsenhetene ble kalt EXA and EXB. Begge hadde en aritmetisk logisk enhet og en enhet for ''shift'', men bare EXA hadde enheter for multiplikasjon og divisjon. Lesing og skriving ble foretatt av de to adressegeneratorene AGA og AGB, som kalkulerte virtuelle adresser.

De to desimaltallsenhetene ble kalt FLA og FLB. FLA var tilknyttet en grafikk enhet som kunne utføre [[Visual Instruction Set]], et sett med [[SIMD]]-instruksjoner som [[Sun Microsystems]] hadde lansert i [[UltraSPARC]].

I trinn 10 var instruksjonene klare til å utføres. SPARC64 V kunne utføre fire instruksjoner per klokkesyklus. I trinn 11 ble resultatene skrevet til register-filen, hvor de ble tilgjengelige for programvaren.<ref name=Sakamoto/>

SPARC64 V bestod av 191 millioner transistorer, herav 19 millioner i logiske kretser.<ref name=HisageAndo>Hisashige Ando et. Al: ''A 1.3GHz Fifth Generation SPARC64 Microprocessor'', Volume 38, Issue 11, november 2003, side 1896&ndash;1905</ref> Den var fabrikkert av en ikke navngitt produsent<ref name=Kevin_Krewell/> i en 130 nanometers, 8-lags kobber CMOS-prosess. Størrelsen var 18.14 x 15.99 mm, eller 290&nbsp;mm².<ref name=HisageAndo/>

Ved 1.3 GHz hadde SPARC64 V et effekt-forbruk på 34.7 Watt. På Fujitsu PrimePower serverne ble prosessoren overklokket til 1.35 GHz, og hadde i praksis et effekt-forbruk på 45 Watt.